| ステージ | ICT Suite/Electronics Suite |
|---|---|
| ゾーン | Electronics Suite |
| ホール | ホール3 |
| 小間番号 | 3D05 |
アルデックは、すべてを差別化する、実績のあるEDAソリューション・プロバイダです。
統合FPGA開発環境、エミュレーション・アクセラレーション・プロトタイピング検証環境、要求ライフサイクル管理環境、高信頼性アプリケーション向けコンプライアンス・ツールセット等を紹介します。
ハードウェア設計ソリューション（システムLSI、ASIC/ASSP、MPU/DSP、FPGA/PLDデバイス、EDA）
HES-7 : スケーラブル・フレキシブルなプロトタイピングソリューション
HES-7は、SoC/ASICハードウェア検証およびソフトウェア検証チーム向けのスケーラブルかつ高品質なFPGAベースASICプロトタイピングソリューションです。業界最高の1年間保証が付属し、ボード1枚での容量は400万FPGAから最大2,400万ASICゲートまでサポートします。
さらにARMのデュアルコアCortex-A9 MPCoreのアプリケーション開発および検証をサポートします。Zynq-7000 All Programmable SoCを搭載し、メディアインタフェースをサポートするペリフェラル、メモリおよびコネクタを持ち、多種多様なSoCアプリケーションを開発できるように拡張可能です。本環境では、Xilinxから提供されるオープンソースのLinux、AndroidおよびFreeRTOSのソリュー ションも利用できます。HES-7はARM Cortex-A9でアプリケーションソフトウェアを開発する人にとって必要なものをすべて備えたSoCプラットフォームです。これらのアプリケーションをHES-7に実装することで、ハードウェアエンジニアとソフトウェアエンジニアが同居する設計チームにも対応する強力な検証プラットフォームが完成します。
ハードウェア設計ソリューション（システムLSI、ASIC/ASSP、MPU/DSP、FPGA/PLDデバイス、EDA）
Spec-TRACER : 要求ライフサイクル管理
セーフティクリティカルなFPGA/ASIC設計（たとえば、航空宇宙業界（DO-254）、自動車（ISO 26262）、工業用途（IEC 61508/61511）、原子力産業（IEC 61513）など）では、要求に対して各開発過程での網羅性、管理、記録を行うことは不可欠となり、高品質・高信頼性・安全かつ規格に準拠した製品を開発するのに決定的な役割を果たすようになっています。
Spec-TRACERは特にFPGA/ASIC設計を意識して作られた統合型要求ライフサイクル管理アプリケーションです。スムーズな要求仕様の取り込み、 変更の影響分析、要求カバレッジ分析、事前定義またはユーザー定義のトレーサビリティレポート, マルチユーザーアクセス (チーム開発において関係者がより効率的に協力・意思伝達できる)などの機能を有します。さらに、要求・テスト計画・HDLソースコード間のトレーサビリティリンクを簡単に設定可能で、多方面のトレーサビリティレポートを自動生成し、WindowsベースのHDL設計ツールやシミュレータと統合することも可能です。
■ Active-HDL
ブロックダイアグラム、ステートマシンなどのグラフィカル・エントリツールを搭載し、標準設計言語を強力にサポートする高速論理シミュレータを持つ設計支援ツールです。設計初期のドキュメント生成支援、論理合成や配置配線ツールの起動など、設計工程を管理／運用するこができます。各FPGAベンダツールと強力に連携し、Xilinx SecureIP等の暗号化されたソースのシミュレーションが可能です。多くの設計者によって使用された実績に裏付けられた多彩な機能によって設計、検証を効率良く進めることができます。
■ Riviera-PRO
HDL設計で使用する標準言語を全てサポートし、Linux/Windows 32bit/64bitに対応した高速論理シミュレータです。高速波形表示、コードカバレッジ、アドバンスデータフローなどの強力なデバッグ機能、アサーションやUVMなどの最新検証手法をサポートしています。C/C++/DPI-C/SystemC、およびMATLAB/Simulinkとのインタフェースによって協調検証環境も容易に実現できます。マルチコアCPUをサポートしたシミュレーションにより、画期的なシミュレーション速度を実現しています。
■ ALINT
シミュレーションや実機において設計ルール違反による問題が依然多く発生し、問題のチェックには多くの工数を必要としています。デザインの品質向上、再利用を目的として、多くの企業でSTARCが制定したRTL設計スタイルガイドの設計ルールが採用されております。ALINTは、STARCルールを含む多くのルールセットによって、設計初期からコーディングスタイルのチェックが行え、違反項目の容易な解析機能でデザインのルール違反や問題を早期に解決することが可能となります。
HES-7 : スケーラブル・フレキシブルなプロトタイピングソリューション
Spec-TRACER : 要求ライフサイクル管理
Active-HDL : FPGAデザイン作成とシミュレーション
Riviera-PRO : アドバンスベリフィケーションプラットフォーム
ALINT : デザイン・ルール・チェッキング
Copyright 2013 CEATEC JAPAN Organizing Committee All rights reserved.
