| ステージ | ICT Suite/Electronics Suite |
|---|---|
| ゾーン | Electronics Suite |
| ホール | ホール3 |
| 小間番号 | 3D05 |
プリント基板設計を中心に
回路仕様検討、回路設計、RTL設計、ソフト開発、EMS、デバッグ、組立、梱包まで
一貫して行う総合アウトソーシング企業
ハードウェア設計ソリューション（システムLSI、ASIC/ASSP、MPU/DSP、FPGA/PLDデバイス、EDA）
FPGA評価用スターターキット
当該FPGA評価用スターターキットです。
当キット はお客様が当該FPGAを評価して頂くために
必要な機能及びリソースを提供します。
当キットをご活用頂く事で、シンプルかつ簡単に
当該FPGAを評価して頂く事が可能です。
デモ展示の評価基板仕様
開催日：10/2
14:40～15:30
プログラマブルデバイスプラザ特設会場にて
弊社ブース展示のFPGA評価用スターターキットの
開発事例のプレゼンテーションを行います。
Copyright 2013 CEATEC JAPAN Organizing Committee All rights reserved.
