CEATEC JAPAN 2017 ( Official Website )

国立大学法人熊本大学（末吉研究室）（半導体／プログラマブルデバイスプラザ）

URL: http://www.arch.cs.kumamoto-u.ac.jp/

展示エリア: デバイス・ソフトウェアエリア
小間番号: D143

会社紹介

熊本大学末吉研究グループでは以下の4つのテーマを取り扱っている．

・次世代コンピュータシステムの基盤研究
・ディペンダブルシステムに関する研究
・3次元リコンフィギャラブルロジックとその応用
・やわらかいハードウェアとVLSI設計技術

出展製品

出展製品情報 1

不揮発FFの構成

FeRAMベースFPGAのチップ写真

日の丸FPGA（その1）　FeRAM搭載FPGA

FPGAは製造後に回路をプログラマブル可能という特徴をもつ反面，組込みシステムとして使用する際は消費電力が問題となる．本ブースでは3次元積層技術とFPGAを組合わせた3次元FPGAの紹介を行う．また，低消費電力化の観点より我々が開発したFerroelectric random access memory (FeRAM) ベースFPGAの展示を行う．本FPGAでは構成メモリに不揮発FlipFlop を使用することで，チップの電源の投入/遮断を検知し，FFとFeRAM間でデータを自動で退避/復帰を可能としている．

主な研究成果：
M.Amagasaki, Q.Zhao, M.Iida, M.Kuga and T.Sueyoshi,
"A 3D FPGA Architecture to Realize Simple Die Stacking",
IPSJ Transactions on System LSI Design Methodology, Vol.8，pp.116-122, Aug. 2015
M.Iida, M.Koga, K.Inoue, M.Amagasaki, Y.Ichida, M.Saji, J.Iida and T.Sueyoshi
"A Genuine Power-Gatable Reconfigurable Logic Chip with FeRAM Cells",
IEICE Transactions on Electronics, Vol.E94-C, No.4, pp.548-556 ,Apr. 2011

出展製品情報 2

故障回避メカニズム

FT-FPGA TEGチップレイアウト

日の丸FPGA（その2） FT-FPGA

信頼性が要求されるシステムではTMR（Tripple Module Redundancy）のように対象モジュールの多重化が使われることが多い．特に，SoC に搭載されるFPGA-IPコアを対象とした場合，面積制約が非常に大きいため単純な冗長化は困難である．我々の提案するFT-FPGA は決まったタイル数毎にスペアタイルを備え，故障が起きた際に回路を退避させることで信頼性を上げている．また，FT-FPGA はソフトIP コアとして提供されるため，通常のASIC（Application Specific Integrate Circuit）設計ツールを用いてSoC に搭載可能である．

主な研究成果：
M.Amagasaki, Kazuki Inoue, Q.Zhao, M.Iida, M.Kuga and T.Sueyoshi,
"DEFECT-ROBUST FPGA ARCHITECTURES FOR INTELLECTUAL PROPERTY CORES IN SYSTEM LSI,"
Proc. of 23th International Conference on Field Programmable Logic and Applications (FPL2013), porto, porutugal, Sep. 2013.

出展製品情報 3

hCODE 2.0プラットフォーム

hCODE 2.0: FPGAクラスタシステム向け設計・実装プラットフォーム

近年では,アマゾンAWSのF1インスタンスをはじめ, 様々なクラウドプロバイダが次々とFPGAサービスの提供を開始している. 一方で,アクセラレータの設計からクラスタ実装まで一連の開発作業は容易でない．そこで，我々はhCODEというFPGAクラスタ向け設計・実装プラットフォームを提案している．hCODEでは，アクセラレータの開発・共有・配布を容易にするツールやクラスタ管理機能を実装し, FPGAを用いたクラスタシステムの構築と利用するコストの低減を図る.

主な研究成果：
Qian Zhao, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi, "Towards Open-HW: A Platform to Design, Share and Deploy FPGA Accelerators in Low Cost", IPSJ Transactions on System LSI Design Methodology, Vol.10, pp.63-70, Aug. 2017.

Qian Zhao,Takuya Nakamichi, Motoki Amagasaki, Masahiro Iida, Morihiro Kuga and Toshinori Sueyoshi, "hCODE: An Open-source Platform for FPGA Accelerators," Proc. of International Conference on Field-Programmable Technology(ICFPT2016), pp.201-204, Dec. 2016.